单片可编程数字信号处理器(DSP)在控制领域的应用趋势

分析了单片可编程数字信号处理器的特性,并着重同普通微处理器、微控制器作了结构及性能上的比较。介绍了现有的DSP 并预测了DSP 在控制领域中的应用趋势。     

基于K-LC1a收发器和DSP的近程测距系统设计

针对FMCW雷达测距原理和差频信号特点,基于价格低廉的K-LC1a雷达收发器和TMS320VC5509A DSP(数字信号处理器)设计了一套近程测距系统。介绍了FMCW(调频连续波)测距原理及系统结构,设计了中频信号的放大滤波处理、模数转换数据采集和数字信号处理等关键模块。最后对目标测试结果进行软件仿真,在不同距离的目标测试下,结果显示正确。该系统工作稳定可靠、受环境影响小、有广阔的应用前景。     

基于关键路径和任务复制的多核调度算法

针对目前大多数多核处理器任务分配优化算法没有考虑关键路径上节点对任务完成时间的重要影响,导致任务完成总时间延迟的问题,提出了基于关键路径和任务复制(CPTD)的单任务调度算法。CPTD算法通过复制任务图中fork节点的方式将任务图转化为与之相对应的产品加工树;再在生成的产品加工树中找到关键路径,并采取使关键路径上节点的紧前节点尽早调度的方式,使关键路径上节点尽早开始执行,进而使产品加工树中节点完成时间得以提前,达到缩短任务执行总时间的目的。理论分析表明,CPTD算法能够实现应用程序在多核上充分并行处理,并能缩短任务完成时间。     

灾害应急反应建模与仿真

为了满足多智能体应急反应仿真的需求,首先对构建多智能体应急反应仿真模拟框架的复杂性进行了分析,在此基础上提出并设计了组件式仿真模拟框架.采用本体(Ontology)建模、语义网模型及产生式规则推理等理论方法构建了仿真模拟框架的场景建模模块、人员Agent建模模块等组件.最后对依照上述研究内容所开发的原型系统进行了测试,对测试结果进行了分析,结果表明该框架能够有效满足多智能体应急反应仿真的建模需求.     

面向多核网络分组处理系统的线程亲和缓冲区管理机制

基于通用多核架构的网络分组处理系统性能受到诸如分组IO开销高、多核共享内存及进程调度竞争大、页表缓冲表项失效率高等问题的困扰。为此提出一种基于通用多核网络分组处理系统、面向高速分组转发应用的线程亲和缓冲区硬件管理机制,并在网络专用协处理引擎上实现。该机制采用无中断的线程亲和调度策略,将包含控制信息与缓冲区地址信息的描述符和分组数据按照分组处理的线程号链式地对应加载在多个地址连续的共享缓冲区中。基于通用多核和现场可编程门阵列平台进行报文转发测试,实验结果表明,采用线程亲和缓冲区管理机制能使平均报文转发处理性能提升12.4%,有效地降低IO开销和TLB表项失效率。     

基于并行模拟的多核集群系统性能预测和分析

针对多核集群系统所表现出的新的性能特征,提出了面向多核集群系统消息传递应用程序的并行模拟模型并设计、实现了一个并行模拟器MCPSim(Multi-core Cluster Parallel Simulator),MCPSim在功能模型和性能模型上体现了片内核间、结点内片间以及结点间等三个层次上消息通信的特点,同时支持对应用的消息数量、通信量等的百分比分布的profiling功能,采用PRIMEJ、acobi3D、NPB IS以及HPL等Benchmark程序对MCPSim进行了测试,结果表明MCPSim性能预测的精度优于BigSim,同时能够广泛应用于针对多核集群系统消息传递应用程序的性能分析中。     

基于DSP+FPGA的导航计算机数据采集与处理硬件设计

根据捷联惯导系统中数据采集和运算处理的要求,提出了以高性能DSP为核心,由FPGA构成主要外部输入输出接口的导航计算机硬件设计方案;设计了I/F转换电路;给出了各电路的硬件结构框图和各器件的特性、选择与应用。从硬件方面分别讲述了FPGA和DSP的工作过程和功能。利用本方案,对实现军事和工程领域中导航系统微小型化、降低系统成本和体积具有重要意义。     

面向DSP的嵌入式远程调试环境设计

针对目前DSP软件开发环境存在的不足,提出了基于GDB构建远程调试环境的方案。介绍了GDB远程调试原理,详细讨论了远程调试环境设计中关键技术——调试服务器的设计。以TMS320C674x DSP为目标平台,对方案予以实现,针对C674x DSP特有的可变长指令和超长指令字架构,描述了调试服务器相应的实现方法。实验结果表明,基于GDB构建的面向DSP的嵌入式远程调试环境能够满足DSP应用软件调试的需要。     

基于DSP的旋转弹用微小型导航系统设计

在无陀螺捷联惯导系统中,针对旋转弹体积小、功耗大、采样频率高、姿态变化快、解算周期短等问题。为满足旋转弹对其导航计算机的严格要求,提出了一种基于DSP的旋转弹用微小型导航系统设计,首先叙述了系统的总体方案设计,接着重点介绍了系统各模块的软硬件设计。本设计在硬件上节省了系统的体积和功耗,软件设计上节省了解算周期。     

基于DSP平台的H.324系统研究与实现

在分析H.324系统中双向视音频编解码所需要的运算量和存储容量的基础上,选择两片高速DSP芯片TMS320VC5509,合理分配资源,对视频编解码中关键代码进行优化,设计和实现了双向视音频编解码的实时H.324系统。特别是在定点DSP上采用了整数变换代替浮点DCT,消除了浮点运算,减少了运算量,给出了实验结果。